Senior Verification Engineer

Title: Senior Verification Engineer Location: Hyderabad / Bangalore / hybrid

Verification Engineer будет определять архитектуру верификации, внедрять среду верификации для блоков, подсистем SoC и полного уровня дизайна SoC, которые используют передовые методологии верификации и соответствуют установленным целям по контенту, производительности, качеству, стоимости и срокам. Он/она также будет отвечать за симуляции SoC

Обязанности Определять общие стратегии верификации, методологии и среду симуляции Работать с RTL-дизайнерами, системными архитекторами и инженерами по верификации на уровне блоков для разработки требований к верификации верхнего уровня и планов тестирования на основе спецификаций. Разрабатывать, поддерживать и публиковать спецификации верификации. Анализировать и отлаживать сбои симуляции Генерировать отчеты о покрытии кода и функциональном покрытии Запускать симуляцию на уровне вентилей и отлаживать их. Выполнять верификацию на основе ограничений и утверждений Квалификации и навыки BS в области электротехники с 3+ годами опыта или MS в области электротехники с 1+ годом опыта Глубокое знание инструментов симуляции ASIC и языков верификации: все симуляторы для финализации, Verdi/Siloti Свободное владение языками верификации, такими как UVM/OVM/System Verilog, Vera, Verilog Опыт написания планов тестирования и создания направленных и случайных тестовых случаев Сильные навыки написания скриптов на Perl, Python, Linux shells и т. д.