Заголовок: Инженер по цифровой верификации
Компания: Arago
Местоположение: Офисы в Париже / Офисы в Тель-Авиве / На объекте
ЗНАКОМСТВО С ARAGO И ARAGONIANS
Arago — компания, занимающаяся разработкой ИИ и компьютерного оборудования, миссия которой — продвигать ход истории вперед. Мы достигаем этого, ускоряя открытия на стыке ИИ и полупроводников.
Основанная в 2024 году исследователями в области ИИ и физиками с глубокими знаниями в области фотоники, электроники, программного обеспечения, математики и машинного обучения, Arago объединяет небольшую команду инженеров и ученых из ведущих мировых компаний и исследовательских лабораторий.
Состоящая из представителей девяти национальностей и работающая из центров во Франции, Северной Америке и Израиле, мы верим в великую науку и быстрые достижения. Наша работа руководствуется этими основными принципами:
-
Делать великие дела: мы выполняем работу, которую гордимся подписать своим именем.
-
Высокая скорость: скорость имеет значение. Мы движемся быстро, шаг за шагом.
-
Единое целое: мы все вместе, наши отношения основаны на доверии, уважении и товариществе.
Arago поддерживается руководителями из Apple, Arm, Nvidia, Microsoft и Hugging Face, а также видными американскими и европейскими венчурными фирмами в области глубоких технологий и основателями компаний с успешным выходом.
ЧТО ВЫ БУДЕТЕ ДЕЛАТЬ
Играть ключевую роль в обеспечении функциональной целостности, производительности и надежности оптических чипов нового поколения.
ТРЕБУЕМЫЕ НАВЫКИ И ОПЫТ
- Степень бакалавра, магистра или доктора наук в области электротехники, компьютерной инженерии или смежной области.
- Доказанное свободное владение и практический опыт работы с SystemVerilog для верификации.
- Подтвержденный предыдущий опыт работы с фреймворком UVM и современными средами верификации.
- Прямое знание стандартных протоколов (AXI/AXI-Stream, APB/AHB, I2C, JTAG, PCIe) и опыт верификации цифровой логики для высокоскоростных интерфейсов.
- Практический опыт верификации RISC-V CPU или эквивалентных архитектур цифровых процессоров в контексте ASIC.
- Сильные аналитические и коммуникативные навыки для работы над проектами, ориентированными на клиента, и междисциплинарной командной работы.
- Язык: английский на уверенном уровне. Французский — плюс.
ОБЯЗАННОСТИ
- Разработка надежных планов верификации для сложных цифровых и смешанных оптических чипов.
- Тесное сотрудничество с архитекторами, дизайнерами и заказчиками для понимания требований к логике, их преобразования в стратегии верификации и предоставления четкой, действенной обратной связи на протяжении всего процесса разработки.
- Выполнение симуляций на уровне netlist с аннотацией SDF для точной по времени верификации.
- Поддержка запуска FPGA/ASIC и пост-кремниевой валидации по мере необходимости.
- Разработка, поддержка и оптимизация тестовых стендов и компонентов верификации с использованием расширенных функций SystemVerilog, таких как генеративное тестирование с ограничениями (constrained-random testing), утверждения (assertions) и моделирование на уровне транзакций (transaction-level modeling), для создания надежных сред, управляемых покрытием.
- Разработка масштабируемых, повторно используемых сред и компонентов на основе UVM (например, агенты, мониторы, табло результатов) для верификации на уровне блоков и систем. Использование UVM для достижения автоматизации регрессионных тестов, закрытия функционального покрытия и высокой эффективности обнаружения ошибок.
- Разработка и выполнение стратегий верификации для цифровых блоков, реализующих PCI Express (PCIe) или взаимодействующих с ним. Применение проверки протокола, валидации соответствия, инъекции ошибок и навыков отладки для конечных точек PCIe и корневых устройств. Использование анализаторов протоколов и симуляционных сред для проверки правильной реализации на всех уровнях протокола.
- Участие в верификации ядер и подсистем RISC-V CPU. Создание планов тестирования, нацеленных на модули процессора (АЛУ, декодер, регистровый файл, управляющая логика), с сравнением эталонных моделей, проверкой подписей и покрытием граничных сценариев. Использование формальной верификации и наборов для проверки соответствия для тщательной валидации дизайна.
- Планирование и проведение комплексной верификации ASIC, от тестовых стендов на уровне блоков до интеграции полного чипа. Выполнение функциональных и регрессионных тестов, формальной верификации и анализа покрытия. Отладка и устранение проблем дизайна, обеспечение надежности перед производством кремния. Участие в обзорах дизайна и проверке протоколов на системном уровне с кросс-функциональными командами.
ЖЕЛАТЕЛЬНЫЕ КАЧЕСТВА
- Проактивность в прогнозировании и смягчении рисков дизайна, включая оценку необнаруженных дефектов с помощью управляемой покрытием и формальной верификации.
- Подтвержденная способность добиваться результатов в быстро развивающихся, совместных стартап-средах.
- Ориентация на результат, внимание к деталям и приверженность высокому качеству продукции.
ОПЛАТА И ЛЬГОТЫ
- Конкурентоспособная денежная компенсация, окончательный пакет зависит от местоположения, опыта и оплаты труда членов команды на аналогичных должностях.
- Значительный план опционов на акции, предлагаемый на самой ранней стадии компании (включен в большинство предложений для постоянных сотрудников).
- Бонус на переезд и покрытие расходов на переезд в пределах 20 минут от местоположения компании.
- Медицинское страхование (включая варианты для семей), пенсионные взносы, поддержка профессионального развития и 25 дней оплачиваемого отпуска, помимо государственных праздников.
- Владение ключевой технической областью со значительными возможностями вертикального и/или горизонтального роста, основанными на производительности и личной инициативе.
- Компенсация 50% стоимости подписки на общественный транспорт.
- Высокодинамичная, мультикультурная (представлено 10 национальностей) среда, ориентированная на инженерию.
