Digital IC Backend Design Engineer

Должность: Инженер по проектированию бэкенда цифровых ИС Компания: Arago Местоположение: Офисы в Париже / Офисы в Тель-Авиве / На объекте

ПОЗНАКОМЬТЕСЬ С ARAGO И ARAGONIANS

Arago — это компания, занимающаяся разработкой ИИ и компьютерного оборудования, миссия которой — продвигать ход истории вперед. Мы достигаем этого, ускоряя прорывы на стыке ИИ и полупроводников.

Основанная в 2024 году исследователями в области ИИ и физиками, обладающими глубокими знаниями в фотонике, электронике, программном обеспечении, математике и машинном обучении, Arago объединяет небольшую команду инженеров и ученых из ведущих мировых компаний и исследовательских лабораторий.

Состоящая из представителей девяти национальностей и работающая в центрах во Франции, Северной Америке и Израиле, мы верим в великую науку и быстрые достижения. Наша работа руководствуется следующими основными принципами:

1. Делать великие дела: мы выполняем работу, которую с гордостью можем подписать своим именем.

2. Высокая скорость: скорость имеет значение. Мы движемся быстро, шаг за шагом.

3. Единая команда: мы все вместе, наши отношения основаны на доверии, уважении и товариществе.

Arago поддерживается руководителями из Apple, Arm, Nvidia, Microsoft и Hugging Face, а также видными американскими и европейскими венчурными фирмами в области глубоких технологий и основателями компаний с успешным выходом.

ЧТО ВЫ БУДЕТЕ ДЕЛАТЬ

В качестве инженера по проектированию бэкенда цифровых ИС вы будете отвечать за физическую реализацию цифровых дизайнов от RTL до GDSII, используя передовые инструменты и методологии EDA. Вы будете тесно сотрудничать с командами RTL-дизайна, DFT и упаковки для достижения оптимальных характеристик, энергопотребления и площади (PPA), одновременно удовлетворяя строгие требования по времени и выходу годных.

ТРЕБУЕМЫЕ НАВЫКИ И ОПЫТ

• Степень магистра или доктора наук в области электротехники/электроники или смежной области.
• Опыт работы в области проектирования бэкенда цифровых ИС более 4 лет.
• Владение инструментами EDA для бэкенда, в частности Cadence Innovus и Genus.
• Глубокое понимание анализа статического времени (STA), проверки DRC/LVS, анализа падения напряжения (IR drop) и электромиграции (EM).
• Опыт работы с передовыми технологическими узлами (предпочтительно 22 нм или ниже).
• Навыки написания скриптов на Tcl для автоматизации бэкенд-процессов.
• Опыт иерархической реализации или реализации полного чипа приветствуется.
• Язык: Английский на уверенном уровне. Французский — плюс.

ОБЯЗАННОСТИ

• Выполнение задач физического проектирования для всего чипа и на уровне блоков, включая планирование компоновки, размещение, синтез дерева тактирования, трассировку и физическую верификацию.
• Разработка и оптимизация бэкенд-потока цифровых ИС.
• Обеспечение замыкания по времени, оптимизации энергопотребления и физической верификации (LVS/DRC/ERC).
• Сотрудничество с разработчиками фронтенда для решения проблем, связанных со временем и логическими/физическими интерфейсами.
• Поддержка подготовки к выпуску (tapeout) и процессов окончательного утверждения.

ОПЛАТА И ЛЬГОТЫ

• Конкурентоспособная денежная компенсация, окончательный пакет зависит от местоположения, опыта и уровня оплаты членов команды на аналогичных должностях.
• Значительный план опционов на акции, предлагаемый на ранних стадиях развития компании (включен в большинство предложений о полной занятости).
• Бонус на переезд и покрытие расходов на переезд в пределах 20 минут от места расположения компании.
• Медицинское страхование (включая варианты для семей), пенсионные взносы, поддержка профессионального развития и 25 дней оплачиваемого отпуска в дополнение к государственным праздникам.
• Владение ключевой технической областью со значительными возможностями вертикального и/или горизонтального роста, основанными на производительности и индивидуальной инициативе.
• Компенсация 50% стоимости подписки на общественный транспорт.
• Высокоскоростная, мультикультурная (9 национальностей) и инженерно-ориентированная среда.