Compensation: $150K - $350K per year

About Etched

Etched is building hardware for frontier intelligence. We co-design chips, racks, software, and manufacturing to deliver best-in-class throughput and latency across both prefill and decode workloads. Our first products are heavily focused on inference. Backed by hundreds of millions from top-tier investors and staffed by leading engineers, Etched is redefining the infrastructure layer for the fastest growing industry in history.

What you'll do

Own HAPS bring-up. Take RTL from the design teams and get it running on the prototype — partitioning, multi-FPGA timing closure, clocking, memory mapping, and full-chip assembly.
Expand platform coverage. Stand up new subsystem configurations so more of the chip is available to software earlier. Each new partition you enable unblocks a team.
Support your users. Firmware, driver, and software engineers are your customers. You'll help them get running, triage their failures, and figure out whether the bug is theirs, the RTL's, or the platform's.
Debug hard problems. Trace issues across FPGA boundaries with waveform capture, protocol analyzers, and whatever tooling you have to build yourself.
Bring up interfaces. PCIe, Ethernet, HBM and memory models, JTAG, I2C, UART, QSPI — both the models and the physical bridges.
Build the flows. Automate builds, regressions, and image delivery so the platform scales past the number of people who understand it.
Work across the org. Design, DV, Silicon Validation, Performance, Firmware, and Software — plus direct partnership with Synopsys on tool issues and platform capability.

Representative projects

Bring up a new subsystem partition on HAPS and get firmware booting on it end to end.
Build a self-service flow that lets software users load and run their own images without prototyping support in the loop.
Instrument deep trace capture across partition boundaries and build the tooling that surfaces it usefully.
Create configurable chip-to-chip and off-chip interface models using prototyping-efficient primitives.
Close timing on a partition that doesn't want to close, and document how you did it so the next person doesn't have to rediscover it.

You may be a good fit if you have

Hands-on FPGA prototyping experience — HAPS, Protium, proFPGA, S2C, or similar — covering partitioning, synthesis, timing closure, bring-up, and debug.
Strong SystemVerilog and Verilog, with a working understanding of what synthesizes well for FPGA and what doesn't.
Solid C/C++ and Linux system development.
Scripting fluency for automation — Python, TCL, shell.
Comfort debugging failures you didn't cause, in code you didn't write, for users who need an answer today.

Strong candidates may also have

Experience with ProtoCompiler, Vivado, or Synopsys prototyping flows.
Firmware, driver, or bootloader bring-up experience on pre-silicon platforms.
Experience with emulation platforms (ZeBu, Palladium, Veloce) alongside prototyping — we run both, and the collateral is shared.
UVM verification environments, DFT, and testbench modeling.
Waveform debug tooling: Verdi, SimVision.
Cluster and job scheduling experience (SLURM), CI systems.

Benefits

Medical, dental, and vision packages with generous premium coverage
$500 per month credit for waiving medical benefits
Housing subsidy of $2,500 per month for those living within walking distance of the office
Relocation support for those moving to San Jose (Santana Row)
Various wellness benefits covering fitness, mental health, and more
Daily lunch and dinner in our office
Unlimited compute budget subject to ROI justification

Compensation Range

$150,000 - $275,000

How we’re different

Etched believes in the Bitter Lesson. We are the first inference-focused frontier AI system. Our addressable market is the entirety of inference, unlike many of our competitors.

We are a fully in-person team in San Jose (Santana Row), and greatly value engineering skills. We do not have boundaries between engineering and research, and we expect all of our technical staff to contribute to both and work across disciplines as needed.

Etched разрабатывает аппаратное обеспечение для передовых интеллектуальных систем. Мы совместно проектируем чипы, стойки, программное обеспечение и производственные процессы, чтобы обеспечить лучшую в своем классе пропускную способность и задержку как для предварительной загрузки, так и для рабочих нагрузок декодирования. Наши первые продукты в значительной степени ориентированы на инференс. При поддержке сотен миллионов от ведущих инвесторов и с участием ведущих инженеров Etched переопределяет инфраструктурный уровень для самой быстрорастущей индустрии в истории.

Etched придерживается принципа "Горький урок" (Bitter Lesson). Мы — первая система искусственного интеллекта нового поколения, ориентированная на инференс. Наш адресуемый рынок — весь спектр инференса, в отличие от многих наших конкурентов.

Мы полностью очная команда в Сан-Хосе (Santana Row) и высоко ценим инженерные навыки. У нас нет границ между инженерией и исследованиями, и мы ожидаем, что весь наш технический персонал будет участвовать в обоих направлениях и работать в различных дисциплинах по мере необходимости.

Отвечать за запуск HAPS. Получать RTL от команд разработчиков и запускать его на прототипе — разбиение на части, согласование таймингов для мульти-FPGA, тактирование, отображение памяти и сборка полного чипа
Расширять охват платформы. Настраивать новые конфигурации подсистем, чтобы большая часть чипа была доступна программному обеспечению раньше. Каждый новый раздел, который вы активируете, разблокирует команду
Поддерживать ваших пользователей. Инженеры по прошивке, драйверам и программному обеспечению — ваши клиенты. Вы будете помогать им запускать системы, анализировать их сбои и определять, является ли ошибка их, RTL или платформы
Решать сложные проблемы. Отслеживать проблемы через границы FPGA с помощью захвата форм сигналов, анализаторов протоколов и любых инструментов, которые вы создадите сами
Запускать интерфейсы. PCIe, Ethernet, HBM и модели памяти, JTAG, I2C, UART, QSPI — как модели, так и физические мосты
Создавать потоки. Автоматизировать сборки, регрессионные тесты и доставку образов, чтобы платформа масштабировалась за пределы количества людей, которые ее понимают
Работать в рамках всей организации. Дизайн, DV, валидация кремния, производительность, прошивка и программное обеспечение — а также прямое партнерство с Synopsys по вопросам инструментов и возможностей платформы

Типичные проекты

Запустить новый раздел подсистемы на HAPS и добиться полной загрузки прошивки
Создать самообслуживаемый поток, который позволит пользователям программного обеспечения загружать и запускать собственные образы без участия поддержки прототипирования
Инструментировать захват глубоких трассировок через границы разделов и создать инструменты, которые делают его полезным
Создать конфигурируемые модели межсоединений чипов и внешних соединений, используя эффективные для прототипирования примитивы
Добиться согласования таймингов для раздела, который не хочет согласовываться, и задокументировать, как вы это сделали, чтобы следующему человеку не пришлось заново это открывать

Практический опыт аппаратного прототипирования FPGA — HAPS, Protium, proFPGA, S2C или аналогичные — охватывающий разбиение на части, синтез, согласование таймингов, запуск и отладку
Отличное знание SystemVerilog и Verilog, с практическим пониманием того, что хорошо синтезируется для FPGA, а что нет
Уверенное знание C/C++ и системной разработки под Linux
Свободное владение скриптовыми языками для автоматизации — Python, TCL, shell
Уверенность в отладке сбоев, которые вы не вызвали, в коде, который вы не писали, для пользователей, которым нужен ответ сегодня

Опыт работы с ProtoCompiler, Vivado или прототипирующими потоками Synopsys
Опыт запуска прошивки, драйверов или загрузчиков на предкремниевых платформах
Опыт работы с платформами эмуляции (ZeBu, Palladium, Veloce) наряду с прототипированием — мы используем обе, и ресурсы общие
Среды верификации UVM, DFT и моделирование тестовых стендов
Инструменты отладки форм сигналов: Verdi, SimVision
Опыт работы с кластерами и планировщиками заданий (SLURM), системами CI

Вознаграждение: $150K - $350K в год

Медицинские, стоматологические и офтальмологические пакеты с щедрым покрытием страховых взносов
Кредит в размере $500 в месяц за отказ от медицинских льгот
Жилищная субсидия в размере $2,500 в месяц для тех, кто проживает в пешей доступности от офиса
Помощь с переездом для тех, кто переезжает в Сан-Хосе (Santana Row)
Различные оздоровительные льготы, охватывающие фитнес, психическое здоровье и многое другое
Ежедневные обеды и ужины в нашем офисе
Неограниченный бюджет на вычисления при условии обоснования ROI

Диапазон вознаграждения

$150,000 - $275,000

Emulation Engineer, Hardware Prototyping (HAPS)

Emulation Engineer, Hardware Prototyping (HAPS)

Подходит ли тебе эта вакансия?

Ключевые навыки

Оценка зарплаты

Похожие вакансии

FPGA Design Engineer

Senior FPGA Reverse Engineer

Research Engineer, Chip Design RL

Front End Design Verification Engineer

Senior Embedded Software Engineer

SoC Engineer

Hardware Engineer

Senior FPGA/Emulation Validation Engineer

FPGA Engineer (Algo)

Hardware Engineer (FPGA/ASIC)

Design Verification (DV) Engineer - 2027 Grads

Hardware Engineer (FPGA)

Детали

Сопроводительное письмо к вакансии

О вакансии

Задачи

Требования

Будет плюсом

Условия

Описание