12 days ago
Reach out directly about this role
Grade
Middle
Experience
from 3 years
Employment
Full-time
By job title
AI writes it from your resume. You only have to send it.
• 3+ года в Verilog FPGA design, с глубокой экспертизой Altera/Intel. • Подтвержденный успех в устранении сложных тайминг-сбоев, сокращении итераций сборки. • Владение синхронным дизайном, CDC и высокоскоростными интерфейсами. • Навыки симуляции с использованием таких инструментов, как ModelSim.
Наша компанія в пошуках розробників з розмовною англійською на аутстаф. Старт ASAP. Фултайм. Вайтлейбл. Не працюємо з РФ і РБ