Используем cookie для работы сайта и статистики. «Хорошо» разрешит ещё и запись сессий.
Axiado Corporation
Хайдарабад, Индия · Тайбэй · Сан-Хосе26 дней назад
Грейд
Senior
Опыт работы
от 10 лет
Уровень английского
B2, выше среднего
Письмо на почту или сообщение рекрутеру в Telegram
Axiado Corporation ищет старшего инженера по корпусированию ИС (Senior IC Packaging Engineer) для обеспечения технического лидерства и архитектурного владения передовыми ИС и системами-в-корпусе (SiP) в быстрорастущей стартап-среде. Эта роль предназначена для старшего технолога, который сочетает глубокий практический опыт с системным мышлением и преуспевает в условиях высокой неопределенности и высокой степени воздействия. Вы будете определять и продвигать высокопроизводительные, низкоэнергетические упаковочные архитектуры, охватывающие 2D и RDL-основанные fan-out (2.5D), чиплетные дизайны и гетерогенную интеграцию, возглавляя усилия от раннего поиска технологических путей до выхода на производство. Вы будете тесно сотрудничать с литейными заводами, OSAT, поставщиками подложек и внутренними кросс-функциональными командами для формирования как исполнения продукта, так и долгосрочной стратегии корпусирования.
Axiado стремится привлекать, развивать и удерживать таланты высшей категории в разнообразной и многогранной среде. Штаб-квартира компании находится в самом сердце Кремниевой долины, с доступом к ведущим мировым исследованиям, технологиям и талантам. Мы создаем исключительную команду для защиты каждого узла в Интернете. Для нас решение реальных проблем имеет приоритет над чисто теоретическими. В результате мы предпочитаем людей с настойчивостью, интеллектом и высокой любознательностью, а не только с дипломами. Усердная и умная работа, непрерывное обучение и взаимная поддержка — это часть того, кто мы есть. Axiado переосмысливает способы защиты и управления инфраструктурой искусственного интеллекта. Основанная в 2019 году, наша быстрорастущая, хорошо финансируемая команда из более чем 180 человек по всему миру создает Trusted Control/Compute Unit (TCU) — новый класс полупроводников, который интегрирует аппаратную безопасность, управление платформой в реальном времени и оптимизацию на основе ИИ. Наш контроллер эффективности платформы на базе TCU поставляет аппаратное обеспечение, которое делает серверы ИИ измеримо более эффективными, безопасными и надежными, и мы расширяем эту основу на управляющую сеть на аппаратной основе, которая масштабируется от одной платы до всего парка. Опираясь на сильное финансирование и подтвержденные коммерческие программы с лидерами отрасли Tier 1, Axiado получила признание благодаря многочисленным отраслевым наградам, включая награду "AI in Cybersecurity Innovation Award" от TMCnet в 2026 году, награду "Diamond award for Zero Trust Solution of the Year" на Pinnacle Awards 2026 года и золотую медаль на Cybersecurity Excellence Awards 2026 года за решение "AI Security Solution", а также будучи финалистом премии "Start-Up to Watch Award" от Global Semiconductor Alliance. Мы достаточно малы, чтобы работа каждого человека заметно формировала компанию, и мы ищем людей, которые хотят создавать, а не просто выполнять. Каждый сотрудник владеет акциями, что означает, что ваша работа напрямую увеличивает вашу долю в будущем компании, а не только зарплату. Если вы хотите помочь определить, что будет дальше, давайте поговорим.
Выступать в качестве технического авторитета по корпусированию ИС и SiP для различных продуктов и программ. Владеть дорожной картой архитектуры и технологий корпусирования, согласованной с целями продукта, стоимости и масштабируемости. Возглавлять стратегии чиплетного корпусирования, включая UCIe, кремниевые интерпозеры и передовые RDL. Выполнять и руководить практическим проектированием и физической компоновкой корпусов, включая критические структуры для высокоскоростных SerDes/PHY (PCIe, CXL), LPDDR5, UCIe и других многогигабитных интерфейсов. Определять стеки подложек, материалы, архитектуры bump/RDL и руководства по проектированию для производства (DFM) для передовых узлов. Управлять компромиссами в области SI/PI, тепловых, механических характеристик и надежности на системном и упаковочном уровнях. Возглавлять внешнее взаимодействие с OSAT, литейными заводами и ключевыми поставщиками для разработки технологий и готовности к производству. Влиять на дорожную карту продукта, управление рисками и инвестиционные решения с помощью технической экспертизы. Создавать масштабируемые методологии проектирования, лучшие практики и повторно используемые потоки корпусирования.
BSEE или MSEE (PhD приветствуется) в области электротехники или смежной области. Минимум 10+ лет опыта с обширным опытом корпусирования ИС для SoC, ASIC или продуктов памяти. Глубокий практический опыт в Flip-Chip BGA (FCBGA) и System-in-Package (SiP), RDL, кремниевых интерпозерах и чиплетных архитектурах (UCIe). Глубокое понимание компромиссов в электрических, механических, тепловых характеристиках и надежности, передовых упаковочных материалов и технологий подложек, проектирования для производства (DFM) и оптимизации выхода годных. Подтвержденная способность работать автономно, принимать решения с высокой степенью воздействия и выполнять задачи в стартап-среде.
Требуемый опыт Техническое руководство несколькими комплексными программами корпусирования, от ранней архитектуры до высокообъемного производства. Подтвержденный опыт разработки корпусов для высокоскоростных SerDes, включая PCIe Gen5, LPDDR5 / LPDDR5X, USB 3.x или 10G интерфейсы. Опыт определения архитектуры RDL/bump для межсоединений кристалл-кристалл и на основе чиплетов. Прямое сотрудничество с OSAT, литейными заводами и поставщиками подложек для совместной разработки и внедрения. Сильное кросс-функциональное лидерство в командах проектирования, продукта, тестирования, операций, надежности и работы с клиентами. Четкое понимание компромиссов стоимости, выхода годных, сроков и рисков на уровне продукта и портфеля.
Инструменты и предпочтительные навыки Cadence Allegro Package Designer (APD) или эквивалентные инструменты EDA. Сильный опыт проектирования и компоновки корпусов flip-chip BGA. Опыт SI/PI приветствуется, включая извлечение S-параметров и оптимизацию PDN с использованием HFSS, SIwave или Ansys Designer. Опыт создания новых методологий или платформ корпусирования с нуля.
Axiado Corporation is seeking a Senior IC Packaging Engineer to provide technical leadership and architectural ownership of advanced IC and System-in-package(SiP) in a fast-growing startup environment. This role is designed for a senior technologist who combines deep hands-on expertise with system-level thinking, and who thrives in high-ambiguity, high-impact settings. You will define and drive high-performance, low-power packaging architectures spanning 2D and RDL based fan-out (2.5D), chiplet-based designs, and heterogeneous integration, leading efforts from early technology path finding through production ramp. You will work closely with foundries, OSATs, substrate suppliers, and internal cross-functional teams to shape both product execution and long-term packaging strategy.
Key Responsibilities Serve as technical authority for IC and SiP packaging across multiple products and programs. Own package architecture and technology roadmap, aligned with product, cost, and scalability goals. Lead chiplet-based packaging strategies, including UCIe, silicon interposers, and advanced RDL. Perform and guide hands-on package design and physical layout, including critical structures for High-speed SerDes/PHY (PCIe, CXL), LPDDR5, UCIe, and Other multi-gigabit interfaces. Define substrate stack-ups, materials, bump/RDL architectures, and DFM guidelines for advanced nodes. Drive SI/PI, thermal, mechanical, and reliability trade-offs at the system and package levels. Lead external engagement with OSATs, foundries, and key suppliers for technology development and manufacturing readiness. Influence product roadmap, risk management, and investment decisions through technical insight. Establish scalable design methodologies, best practices, and reusable packaging flows.
BSEE or MSEE (PhD a plus) in Electrical Engineering, or related field. Minimum of 10+ years of experience with extensive IC packaging expertise for SoCs, ASICs, or memory products. Deep hands-on expertise in Flip-Chip BGA (FCBGA) and System-in-Package (SiP), RDL, silicon interposers, and chiplet architectures (UCIe) Strong understanding of electrical, mechanical, thermal, and reliability design trade-offs, Advanced packaging materials and substrate technologies, Design-for-Manufacturing (DFM) and yield optimization Demonstrated ability to operate autonomously, make high-impact decisions, and execute in a startup environment.
Required Experience Technical leadership of multiple end-to-end packaging programs, from early architecture through high-volume production. Proven experience with high-speed SerDes package development, including PCIe Gen5, LPDDR5 / LPDDR5X, USB 3.x or 10G interfaces Experience defining die-to-die and chiplet based RDL/bump architecture. Direct collaboration with OSATs, foundries, and substrate suppliers for co-development and ramp. Strong cross-functional leadership across design, product, test, operations, reliability, and customer teams. Clear understanding of cost, yield, schedule, and risk trade-offs at a product and portfolio level.
Tools & Preferred Skills Cadence Allegro Package Designer (APD) or equivalent EDA tools. Strong background in flip-chip BGA package design and layout. SI/PI expertise preferred, including S-parameter extraction and PDN optimization using HFSS, SIwave, or Ansys Designer. Experience building new packaging methodologies or platforms from scratch.
Axiado is committed to attracting, developing, and retaining the highest caliber talent in a diverse and multifaceted environment. We are headquartered in the heart of Silicon Valley, with access to the world's leading research, technology and talent. We are building an exceptional team to secure every node on the internet. For us, solving real-world problems takes precedence over purely theoretical problems. As a result, we prefer individuals with persistence, intelligence and high curiosity over pedigree alone. Working hard and smart, continuous learning and mutual support are all part of who we are. Axiado is an Equal Opportunity Employer. Axiado does not discriminate on the basis of race, religion, color, sex, gender identity, sexual orientation, age, non-disqualifying physical or mental disability, national origin, veteran status or any other basis covered by appropriate law. All employment is decided on the basis of qualifications, merit, and business need.
About Axiado Axiado is redefining how AI infrastructure gets secured and managed. Founded in 2019, we’re a fast-growing, well-funded team of over 180 people worldwide, building the Trusted Control/Compute Unit (TCU), a new class of semiconductor that integrates hardware security, real-time platform management, and AI-driven optimization. Our TCU-based Platform Efficiency Controller is shipping hardware that makes AI servers measurably more efficient, more secure, and more reliable, and we’re extending that foundation into a hardware-anchored management fabric that scales from a single board to the whole fleet. Backed by strong funding and validated by commercial programs with Tier 1 industry leaders, Axiado has earned recognition through numerous industry awards, including the 2026 AI in Cybersecurity Innovation Award from TMCnet, a Diamond award for Zero Trust Solution of the Year at the 2026 Pinnacle Awards, and Gold at the 2026 Cybersecurity Excellence Awards for AI Security Solution, as well as being a finalist for the Start-Up to Watch Award from the Global Semiconductor Alliance. We’re small enough that every person’s work visibly shapes the company, and we look for people who want to build, not just execute. Every employee holds equity, meaning your work directly builds your stake in the company’s future, not just a paycheck. If you want to help define what comes next, let’s talk.
Сравним навыки, грейд, формат работы и зарплату
Чаще всего от 3 050 000 до 5 030 000
