Job Summary

We are seeking a visionary and technically accomplished Senior Principal CPU Architect based in Cambridge, England, to lead the definition, modeling, and co-design of our next-generation (N+1) and future-generation (N+2) high-performance CPU architectures. In this highly strategic role, you will bridge the gap between evolving software paradigms and silicon implementation, charting the course for industry-leading compute engines.

You will own the exploration and formal definition of Instruction Set Architecture (ISA) extensions, drive microarchitectural innovations to counter dark silicon boundaries, and analyze next-generation workloads (including Generative AI, LLMs, graph analytics, and confidential computing). By pioneering novel hardware/software co-design methodologies, you will ensure our hardware is purpose-built to maximize execution efficiency for the computational demands of tomorrow.

Key Responsibilities

Long-Range Architecture Roadmap (N+1 & N+2): Drive the pathfinding and definition phases for microarchitectural features 3 to 5 years ahead of production. Define structural paradigms for the fetch/decode stages, execution pipelines, out-of-order schedulers, and multi-level memory hierarchies.
ISA Definition & Evolution: Evaluate, propose, and formally specify new Instruction Set Architecture capabilities (e.g., matrix vector extensions, custom compute instructions, dynamic scheduling helpers) to optimize future compute frameworks.
Emerging Workload & Performance Analysis: Profile, dissect, and project performance characteristics of next-generation workloads. Translate complex algorithmic bottlenecks into foundational microarchitectural requirements.
Hardware/Software Co-Design: Partner tightly with compiler teams, operating systems engineers, and application software architects to build end-to-end hardware acceleration capabilities, optimizing compilers alongside custom execution blocks.
Cycle-Accurate Modeling & Exploration: Oversee and guide the creation of C++/Python-based cycle-accurate simulation models to validate architectural concepts, trade-offs, performance speedups, and area/power efficiency (PPA).
Technical Leadership & Ecosystem Influence: Act as an elite technical individual contributor, influencing senior executive roadmaps and championing technical standards in international microarchitecture and ISA working committees.

This job description is only an outline of the tasks, responsibilities and outcomes required of the role. The jobholder will carry out any other duties as may be reasonably required by his/her line manager. The job description and personal specification may be reviewed on an ongoing basis in accordance with the changing needs of Huawei Research and Development UK Limited.

Required

Deep Architecture Expertise: Proven track record in high-performance CPU core development (e.g., x86, ARM, or RISC-V). Deep expertise in Out-of-Order (OoO) execution, branch prediction, renaming, speculative execution, cache hierarchies, and coherency protocols.
ISA Mastery: Authoritative understanding of ISA-level designs, exception models, memory consistency models, and virtualization extensions.
Workload Profiling: Proficiency using hardware performance counters, simulation traces (SimPoints, execution traces), and profiling tools (VTune, Perf) on large-scale cloud, edge, or client workloads.
Advanced Modeling Skills: Strong hands-on experience developing cycle-accurate architectural simulators (such as gem5 or proprietary internal simulators) using C, C++, and Python.
Education & Experience: MS/PhD in Computer Engineering, Computer Science, or Electrical Engineering with a minimum of 12+ years of industry experience in CPU architecture and pathfinding.

Desired

Experience delivering multiple taped-out high-performance CPU silicon designs.
Active contributions to open-source architectural frameworks, compiler backends (LLVM/GCC), or open ISA working groups (e.g., RISC-V International).
Familiarity with advanced silicon packaging (chiplets, 3D stacking) and their microarchitectural implications.

Job Summary

Key Responsibilities

Long-Range Architecture Roadmap (N+1 & N+2): Drive the pathfinding and definition phases for microarchitectural features 3 to 5 years ahead of production. Define structural paradigms for the fetch/decode stages, execution pipelines, out-of-order schedulers, and multi-level memory hierarchies.
ISA Definition & Evolution: Evaluate, propose, and formally specify new Instruction Set Architecture capabilities (e.g., matrix vector extensions, custom compute instructions, dynamic scheduling helpers) to optimize future compute frameworks.
Emerging Workload & Performance Analysis: Profile, dissect, and project performance characteristics of next-generation workloads. Translate complex algorithmic bottlenecks into foundational microarchitectural requirements.
Hardware/Software Co-Design: Partner tightly with compiler teams, operating systems engineers, and application software architects to build end-to-end hardware acceleration capabilities, optimizing compilers alongside custom execution blocks.
Cycle-Accurate Modeling & Exploration: Oversee and guide the creation of C++/Python-based cycle-accurate simulation models to validate architectural concepts, trade-offs, performance speedups, and area/power efficiency (PPA).
Technical Leadership & Ecosystem Influence: Act as an elite technical individual contributor, influencing senior executive roadmaps and championing technical standards in international microarchitecture and ISA working committees.

Required

Deep Architecture Expertise: Proven track record in high-performance CPU core development (e.g., x86, ARM, or RISC-V). Deep expertise in Out-of-Order (OoO) execution, branch prediction, renaming, speculative execution, cache hierarchies, and coherency protocols.
ISA Mastery: Authoritative understanding of ISA-level designs, exception models, memory consistency models, and virtualization extensions.
Workload Profiling: Proficiency using hardware performance counters, simulation traces (SimPoints, execution traces), and profiling tools (VTune, Perf) on large-scale cloud, edge, or client workloads.
Advanced Modeling Skills: Strong hands-on experience developing cycle-accurate architectural simulators (such as gem5 or proprietary internal simulators) using C, C++, and Python.
Education & Experience: MS/PhD in Computer Engineering, Computer Science, or Electrical Engineering with a minimum of 12+ years of industry experience in CPU architecture and pathfinding.

Desired

Experience delivering multiple taped-out high-performance CPU silicon designs.
Active contributions to open-source architectural frameworks, compiler backends (LLVM/GCC), or open ISA working groups (e.g., RISC-V International).
Familiarity with advanced silicon packaging (chiplets, 3D stacking) and their microarchitectural implications.

Мы ищем дальновидного и технически опытного старшего ведущего архитектора ЦПУ (Senior Principal CPU Architect) в Кембридже, Англия, для руководства разработкой, моделированием и совместным проектированием наших высокопроизводительных архитектур ЦПУ следующего (N+1) и будущих (N+2) поколений. В этой стратегически важной роли вы будете преодолевать разрыв между развивающимися программными парадигмами и реализацией кремниевых решений, определяя курс для ведущих в отрасли вычислительных движков.

Вы будете отвечать за исследование и формальное определение расширений архитектуры набора команд (ISA), стимулировать микроархитектурные инновации для преодоления ограничений "темного кремния" и анализировать рабочие нагрузки следующего поколения (включая генеративный ИИ, LLM, графовые аналитические вычисления и конфиденциальные вычисления). Пионерски внедряя новые методологии совместного проектирования аппаратного и программного обеспечения, вы обеспечите, чтобы наше аппаратное обеспечение было специально разработано для максимизации эффективности выполнения вычислительных задач завтрашнего дня.

Долгосрочная дорожная карта архитектуры (N+1 & N+2): Руководить этапами исследования и определения микроархитектурных функций за 3-5 лет до производства. Определять структурные парадигмы для стадий выборки/декодирования, конвейеров выполнения, планировщиков внеочередного выполнения и многоуровневых иерархий памяти
Определение и эволюция ISA: Оценивать, предлагать и формально специфицировать новые возможности архитектуры набора команд (ISA) (например, матрично-векторные расширения, пользовательские вычислительные инструкции, помощники динамического планирования) для оптимизации будущих вычислительных фреймворков
Анализ рабочих нагрузок нового поколения и производительности: Профилировать, анализировать и прогнозировать характеристики производительности рабочих нагрузок следующего поколения. Преобразовывать сложные алгоритмические узкие места в фундаментальные требования к микроархитектуре
Совместное проектирование аппаратного и программного обеспечения: Тесно сотрудничать с командами компиляторов, инженерами операционных систем и архитекторами прикладного программного обеспечения для создания сквозных возможностей аппаратного ускорения, оптимизируя компиляторы вместе с пользовательскими блоками выполнения
Моделирование и исследование с точностью до цикла: Контролировать и руководить созданием симуляционных моделей с точностью до цикла на основе C++/Python для проверки архитектурных концепций, компромиссов, ускорения производительности и эффективности энергопотребления (PPA)
Техническое лидерство и влияние на экосистему: Выступать в качестве элитного технического индивидуального контрибьютора, влияя на дорожные карты высшего руководства и отстаивая технические стандарты в международных комитетах по микроархитектуре и ISA

Сотрудник будет выполнять любые другие обязанности, которые могут быть разумно потребованы его/ее непосредственным руководителем.

Глубокая экспертиза в области архитектуры: Подтвержденный опыт разработки высокопроизводительных ядер ЦПУ (например, x86, ARM или RISC-V). Глубокая экспертиза в области внеочередного выполнения (OoO), предсказания ветвлений, переименования, спекулятивного выполнения, иерархий кэш-памяти и протоколов когерентности
Мастерство ISA: Авторитетное понимание дизайнов на уровне ISA, моделей исключений, моделей согласованности памяти и расширений виртуализации
Профилирование рабочих нагрузок: Владение аппаратными счетчиками производительности, трассировками симуляции (SimPoints, execution traces) и инструментами профилирования (VTune, Perf) на крупномасштабных облачных, граничных или клиентских рабочих нагрузках
Продвинутые навыки моделирования: Значительный практический опыт разработки симуляторов архитектуры с точностью до цикла (например, gem5 или проприетарных внутренних симуляторов) с использованием C, C++ и Python
Образование и опыт: Степень магистра/доктора наук в области компьютерной инженерии, компьютерных наук или электротехники с минимум 12+ годами опыта работы в индустрии в области архитектуры ЦПУ и исследования новых направлений

Опыт успешной разработки нескольких кремниевых дизайнов высокопроизводительных ЦПУ, прошедших taped-out
Активное участие в разработке открытых архитектурных фреймворков, бэкендов компиляторов (LLVM/GCC) или рабочих групп по открытым ISA (например, RISC-V International)
Знакомство с передовыми технологиями упаковки кремниевых кристаллов (чиплеты, 3D-стекирование) и их влиянием на микроархитектуру

Детали

Сопроводительное письмо к вакансии

Описание

Job Summary

Key Responsibilities

Required

Desired

Подходит ли тебе эта вакансия?

Похожие вакансии

Senior SoC Architect

Performance Architect, CPU Cluster

Senior Compiler Performance Engineer

Software Architect - Graphic Controller

Master's Thesis: Advanced AI Accelerators

Senior ASIC Architect

System Architect

Senior/Staff Front-End Design Engineer (RTL Design - RiscV)

SoC Architect

Compiler Engineer

Systems Research Engineer

Silicon Architect

Детали

Сопроводительное письмо к вакансии

Описание

Job Summary

Key Responsibilities

Required

Desired

Подходит ли тебе эта вакансия?

Похожие вакансии

Senior SoC Architect

Performance Architect, CPU Cluster

Senior Compiler Performance Engineer

Software Architect - Graphic Controller

Master's Thesis: Advanced AI Accelerators

Senior ASIC Architect

System Architect

Senior/Staff Front-End Design Engineer (RTL Design - RiscV)

SoC Architect

Compiler Engineer

Systems Research Engineer

Silicon Architect

О вакансии

Задачи

Требования

Будет плюсом

Ключевые навыки

Оценка зарплаты

Оценка зарплаты